VHDL中 a (others => '0'));是什么意思

来源：学生作业学帮网编辑：学帮网时间：2024/05/19 12:05:43

a '0')是将向量a各位全部赋值为零.
而a (others => '0'))对于一个向量vector来说是非法的,
因为此时需要二维数组.
也就是说,如果a是二维数组的话,这条语句会把数组中的每一位置0.
因此a类型不同的情况下,上述语句会出现错误或正确两种情况.
所以如果a是个二维数组的话,意思是把所有的位置0
如果a是个一般的信号量,那这个写法是错误的.

VHDL中 a (others => '0'));是什么意思 vhdl中“latchbuf_reg (others => '0'));”是什麽意思 vhdl语言中others=>'0'与others=>NULL的区别 VHDL中( A VHDL中D_BUS'1',1=>'0',OTHERS=>'0')是什么意思?请给出详细解释,解释明白可以追加分哦请说明'=>'指什么,在VHDL中的用法在VHDL中 :=与 vhdl语言里的cnt1:=(others=>'1')是什么意思 VHDL中的WHEN OTHERS=>NULL的作用,如果删了这句会友什么错误 vhdl中tsr vhdl中range是什么意思 vhdl中outp'1');是什么意思? vhdl中COMPONENT是什么意思谢谢 rising_edge在VHDL中是什么意思? VHDL 中 CONV_INTEGER什么意思? vhdl语言里=>是啥意思啊?比如这个语句： if (RST_N = '0') then ADCDAT(15 downto 0) '0');什么叫others => '0' when others=>null语句作用,对于不同的VHDL综合器,此句是否具有相同的含义和功能? vhdl中,负数的除法怎么处理呢?例如 a:=-100;要得到a/8那么可以这样做不?a:=-a;a:=a/8;a:=-a; clk‘event and clk=’1‘ VHDL